数字电路与逻辑设计 - 电路模型

与或非门

1. 与门 (AND Gate)
   

   • 样子: 像个大写的 "D"
   • 规则: “必须都满足”。只有所有输入都是1，输出才是1。
   • 口诀: 全1才1，有0则0。

2. 或门 (OR Gate)
   

   • 样子: “月牙形”或者说“箭头形”
   • 规则: “满足一个就行”。只要有一个输入是1，输出就是1。
   • 口诀: 有1则1，全0才0。

3. 非门 (NOT Gate / Inverter)
   

   • 样子: “一个三角形带个小圆圈”
   • 规则: “唱反调”。输入和输出永远是相反的。
   • 口诀: 0变1，1变0。

由三个门，可以设计一个异或操作：
异或(XOR) 操作：当两个输入不相同时，输出为1；相同时输出为0。

---

加法电路

半加器

类比于二进制的 1+1=10，我们借此可以列一个真值表：

输入 A	输入 B	和 (Sum)	进位 (Carry)
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

搭建这个加法电路的完整方案：

• 和 (Sum) = A XOR B
• 进位 (Carry) = A AND B

这个能计算两个二进制位相加，并得出“和”与“进位”的电路，有一个专门的名字，叫做半加器 (Half Adder)。它是计算机进行算术运算最基础的单元之一。

半加器只有两个输入 (A 和 B)，它处理不了三个输入的情况。
当我们计算 11 + 01 时：

1. 第一位 (最右边)：1 + 1，结果是 0，并产生一个进位 1。这里我们用一个半加器就够了。
2. 第二位 (左边)：现在我们不仅要计算 1 + 0，还必须加上从第一位传来的那个进位 1。所以我们实际上是在计算 1 + 0 + 1。
   所以我们需要一个至少可以处理 3 个输入，并且产生 2 个输出的新电路。

---

全加器

这3个输入叫做 A、B 和 输入进位 (Carry-in)。而2个输出，一个是和 (Sum)，另一个是输出进位 (Carry-out)，它会传递给下一位的计算。
真值表：

输入 A	输入 B	输入进位 (Cin)	和 (Sum)	输出进位 (Cout)
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

我们可以用两个半加器，合成一个全加器。

1. 第一步：用一个半加器计算 A + B。它会产生两个输出：
   • Sum1 = A XOR B
   • Carry1 = A AND B
2. 第二步：用第二个半加器，把第一步的和 Sum1 与 输入进位 (Cin) 相加。它也会产生两个输出：
   • Final_Sum = Sum1 XOR Cin
   • Carry2 = Sum1 AND Cin

Final_Sum 就是最终要的“和”，这部分完全正确。

现在我们剩下两个“进位”信号：Carry1 和 Carry2。但全加器最终只需要一个“输出进位 (Cout)”。
应该如何处理 Carry1 和 Carry2，才能得到最终的 Cout 呢？
其实这个问题就是：

在什么情况下，A + B + Cin 的总进位会是1？

其实只有两种情况：

1. A和B本身就都是1了 (1+1+...)。这时不管Cin是什么，肯定要进位。这种情况正好由 Carry1 = A AND B 捕捉到了。
2. A和B只有一个是1 (0+1+... 或 1+0+...)，但此时 Cin 也是1。这种情况正好由 Carry2 = (A XOR B) AND Cin 捕捉到了。

最终的输出进位 Cout，只要满足以上两种情况中的任何一种就可以了。在逻辑运算里，表达“任何一个条件满足即可”的门就是 OR 门 ！

所以，Cout = Carry1 OR Carry2，也就是 Cout = (A AND B) OR ((A XOR B) AND Cin)。

这样，我们就用两个半加器和一个或门，成功搭建出了一个全加器。

---

只要我们把这些全加器像串糖葫芦一样串联起来，就可以制作任意位数的加法器了，比如8位、16位，甚至64位。这就是里“迭代电路”思想的精髓。

同一个事实（逻辑关系）可以通过四种方式实现：

1. 逻辑公式（数学公式）： 使用一个⋅B这样的符号。
2. 真值表（列清单）： 列出所有可能的输入组合，看输出是什么。
3. 门电路图（画图形）： 用特定的图标（如半多边形或三角形）代表AND、OR、NOT门。
4. 波形图(看时间)： 表示电信号随时间变化的图表。

---

CMOS 门和 MOSFET

MOSFET

MOSFET 是现代数字集成电路中感应的开关元件。是数字电路中的一个微型“开关”，用电压来控制这个开关的开与闭。

MOSFET作为基础元件的特性

• 3端、两端口元件：
  • 三端： 感应极(Gate, G)、源(Source, S)、漏极(Drain, D)。电感(Gate, G)、源极(Source, S)、漏极(Drain, D)。
  • 两端口： 通常将输入视为感应，输出通过漏极或源极证明，电源和地参考作为。通常将输入视为感应，输出通过漏极或极源表示，电源和地作为参考。

MOSFET的开关模型

为了简化对数字电路中MOSFET行为的分析，通常采用不同的模型：

(1) 开关(S)模型(Switch Model)

• 想象成： 一个完美的电灯开关。
• 状态：仅开（电流完美通过，无电阻）和关（完全电流不通过，电阻无限大）。
• 用途： 快速检查电路的功能对偶，是最粗略的模型。
• 主要用于快速的逻辑功能分析。

• 将MOSFET视为理想的、电压控制的开关。
• 导通(ON): 反馈电压满足条件时，开关关闭，导通电阻拉在​=0。
• 邻接(OFF)： 电感电压不满足条件时，开关断开，电阻断开拉离开​=∞。

(2)开关—电阻(SR)模型(开关电阻模型)

• 想象一下： 一个不太完美的开关。
• 状态： 当“开”的时候，它仍然有一点电阻。
• 用途： 用于计算信号通过这个开关时需要花费多少时间（电路延迟）。

• 考虑了非理想导通救助。
• 导通(ON)： 开关关闭，通过一个有限的导通电阻连接漏极和源极。开关关闭，通过一个有限的 （R在​）连接漏极和极源。
• 断开（OFF）： 开关断开开关断开，通过很大的本身抵抗或视为断开。 （R离开​）或视为断开。

(3)开关—电流源(SCS)模型(Switch-Current Source Model)

• 想象一下： 一个房间，不仅打开和关闭，还能控制水流的速度。
• 用途： 用于更精确的仿真，分析电路在极短时间内充电/放电的能力。

• 更接近实际的电路行为。
• 在雨水区（导通后），MOSFET大致可以视为一个电压控制的电流源。
• 动态分析： 用于分析MOSFET在开关过程中，给负载电容充电或放电的电流能力用于分析MOSFET在开关过程中，给负载电容充电或电流的电流能力。

• 常用于计算机辅助设计（CAD）工具中进行更精确的电路仿真。

---

逻辑门的基本结构 (CMOS)

CMOS（互补金属氧化物半导体）是目前最主流的数字电路技术。

CMOS互补结构是数字电路的核心。我们可以用Mermaid图清晰地展示CMOS反相器的结构和原理：

graph LR
    VDD[VDD] --> PMOS(PMOS P1);
    PMOS --> Output(输出 Y);
    NMOS(NMOS N1) --> GND[GND];
    Output --> NMOS;

    Input((输入 A)) --> PMOS;
    Input --> NMOS;

    subgraph 电路功能
        A(A=0) --> |P1导通, N1截止| FuncLow[下拉断开, 上拉连接];
        FuncLow --> OutHigh(Y=VDD/1);

        B(A=1) --> |P1截止, N1导通| FuncHigh[下拉连接, 上拉断开];
        FuncHigh --> OutLow(Y=0);
    end

推挽（Pull-Up & Pull-Down）

CMOS 的核心结构。

• 上拉网络（PUN）： 由PMOS组成，负责将输出连接到电源（VDD​/ 1）。
  • 作用： 把输出信号“拉高”。
• 下拉网络（PDN）： 由NMOS组成，负责将输出连接到地（GN D/ 0）。
  • 作用： 把输出信号“拉低”。

特点： PUN 和 PDN 总是互补工作的。当上拉网络工作时（输出 1），下拉网络必须停止工作；反之亦然。这保证了输出永远不会同时连接到VDD​和GN D（避免短路）。

互补结构特点

CMOS = Complementary MOS (互补型MOS)。它的精妙之处在于它同时使用了两种开关：

• P型（PMOS）： 像一个 “负逻辑”开关。输入低电平（0）时它导通；输入高电平（1）时它导通。
• N型（NMOS）： 像一个 “正逻辑”开关。输入高电平（1）时它导通；输入低电平（0）时它导通。

• 上为P沟道管(PMOS)、下为N沟道管(NMOS)。
• 上下网络的结构构成对偶形式(Pull-up Network, PUN & Pull-down Network, PDN)。
  • 上拉网络 (PUN)： 由PMOS组成，负责将输出拉到高水平( )。由组成，负责将产出拉到高水平 (VDD​）。
  • 下拉网络（PDN）： 由NMOS组成，负责将输出拉至低电平（由组成，负责将输出拉至低电平（GND）。
  • 原则： PUN导通时，PDN初次；PDN导通时，PUN初次。（理想情况下，避免短路电流）PUN 导通时，PDN 初次；PDN 导通时，PUN 初次。（理想情况下，避免短路电流）

CMOS的天然特性

• 天然的反相特性（Inverting Nature）：

  反相器(Inverter) 、与非门(NAND) 和或非门(NOR) ，本质上都是反相逻辑门。所有基本的CMOS逻辑门，如、和，本质上都是反相逻辑门。

正因为CMOS使用了PMOS（负逻辑开）和NMOS（正逻辑开）的组合，所以它传播的逻辑门（如反相器、NAND、NOR）都是反相门。

简单来说： 输入的逻辑电压，输出的逻辑往往越低；反之亦然。

---

寄存器与计数器——理解数字系统的“器官”

在数字电路设计中，组合逻辑（门电路）是“大脑”的运算单元，而寄存器、计数器和移位寄存器则是构建时序逻辑（Sequential Logic） 的核心骨架。如果说组合逻辑决定了“现在”是什么，那么时序逻辑决定了“过去”和“未来”。

寄存器 ：数字系统的“短期记忆”

• 通俗理解：

  • 组合逻辑（与或非门）像是一个反应堆，输入变了输出马上变，它记不住任何东西。
  • 寄存器就像是 “暂存箱” 或 “背包”。它由多个触发器（Flip-Flops）组成，主要任务是在时钟信号到来之前， 锁住（Store） 当前的运算结果，直到下一次更新。

• 电路作用：

  • 状态保持：如果没有寄存器，CPU无法进行连续运算（比如 A=A+1A=A+1），因为数据会瞬间流失。
  • 同步节拍：在复杂的电路中，寄存器像“水坝”一样，统一在时钟沿（Clock Edge）释放数据，保证所有模块步调一致。
  • 配合加载使能，时钟等实现电路控制。
    

计数器：数字系统的“指挥家”与“秒表”

• 通俗理解：

  • 计数器本质上是一个特殊的寄存器，它的数值会按预定规律（如 +1, -1）变化。
  • 它就像是一个 “乐团指挥” 或者 “流程控制表” 。它告诉电路：“现在是第1步，接下来做第2步，做完第10步后回到第1步”。

• 电路作用：

  • 分频：把高频时钟变慢（例如将 100MHz 变为 1Hz 给LED闪烁）。
  • 地址生成：依序读取存储器（RAM）中的数据。
  • 程序计数 (PC)：在CPU中，指出当前正在执行哪一行代码。
    

移位寄存器 ：数字系统的“传送带”与“翻译官”

• 通俗理解：

  • 它是一排手拉手的触发器，数据可以在里面向左或向右移动。
  • 它就像工厂的 “传送带” ，或者是一个 “翻译官”，负责在并行数据（大家一起走，速度快但路宽）和串行数据（排队走，速度慢但省线）之间进行转换。

• 电路作用：

  • 接口转换：如 USB (Universal Serial Bus) 接口，就是利用移位寄存器将电脑内部的并行数据转为串行传输。
  • 算术运算：
    • 左移 = 乘以 2。
    • 右移 = 除以 2。
  • 数据延迟：让信号晚几个时钟周期到达某处。